台湾专利TW201320283A 半導體基板、電子裝置及其製造方法

专利PDF首页>>台湾专利

专利附录

专利说明

权利要求

类似技术

同族专利

引用文献

法律状态

优先权

专利摘要:
[課題]本發明提供一種在矽基板、半導體電路元件或絕緣層無產生裂紋之高可靠度的半導體基板、電子裝置及其製造方法。[解決手段]絕緣層3係包含二氧化矽微粒子311與滲入二氧化矽微粒子311-311間產生的間隙並將間隙掩埋的奈米結晶或奈米非晶質的二氧化矽320之奈米複合構造。
公开号:TW201320283A
申请号:TW101135073
申请日:2012-09-25
公开日:2013-05-16
发明作者:Shigenobu Sekine；Yurina Sekine
申请人:Napra Co Ltd；
IPC主号:H01L21-00

专利说明:
半導體基板、電子裝置及其製造方法
本發明係有關半導體基板、電子裝置及其製造方法。
近年來，有提案一種在電路基板事先設置多個貫通電極，再積層此電路基板的TSV(Through-Silicon-Via)技術。若使用TSV技術，則成為大量的機能塞入小的占有面積中，且因元件彼此的重要電氣路徑能急劇地縮短而導向處理高速化。
在適用TSV技術的情況，必需將貫通電極與矽基板電氣絕緣。有關電氣絕緣的方法，特開2008-251964號公報揭示一種以環繞貫通矽基板的貫通電極般地設置貫通矽基板之環狀的分離溝，於分離溝的底面及側面上直接形成矽膜，接著於矽膜上形成絕緣膜，俾掩埋殘留在分離溝內的間隙，再使和分離溝的內周側面及外周側面分別接觸的矽膜表面熱氧化而形成矽熱氧化膜之技術。
但是，需要於分離溝的底面及側面上直接形成矽膜的步驟，及在矽膜形成後，以掩埋殘留於分離溝內的間隙般地在矽膜上形成絕緣膜的步驟，然後再進行對矽膜的表面進行熱氧化的步驟，由於步驟複雜而不得不拉長時間。將以往的平面配置技術藉由TSV技術作置換時，工業量產上所重視的是成本效益，以上述的先前技術並無法充分因應此要求。
而且，因為是利用矽熱氧化膜將貫通電極和矽基板作電氣絕緣的構造，故難以形成足夠厚度的絕緣膜，難以降低對貫通電極之靜電電容，在改善信號傳送特性及降低消耗電力上產生限制。
再者，因為難以形成足夠厚度之絕緣膜，故幾乎無法期待所謂藉絕緣膜緩和在貫通電極近旁發生的應力之作用。為此，不得不將半導體電路元件與貫通電極疏離配置，致使面積效率降低。
其次，特開2004-31923號公報係揭示形成MOS電晶體或雙極性電晶體等所用的溝槽分離溝之詳細技術。其揭示內容大致如下。
(a)將使由二氧化矽微粒子等構成的絕緣粒子分散於有機溶劑等之分散媒中而成的懸浮液，藉旋塗方式塗布於矽基板的形成有溝槽的面，之後，藉由將分散媒由此塗膜除去而將溝槽以絕緣粒子掩埋。絕緣粒子彼此沒有結合，溝槽的側壁及底面皆無結合。於是，之後，以迴銲性介電體層封閉溝槽的上部，防止絕緣粒子自溝槽被放出。
(b)揭示以和上述(a)相同手法將絕緣粒子埋入溝槽後，使絕緣粒子彼此藉由絕緣黏結劑結合，利用絕緣粒子和絕緣黏結劑形成網目構造的粒狀絕緣層。且關於絕緣黏結劑的材料方面，係記載著使用將矽烷醇溶解於有機溶劑而成的無機SOG及有機SOG之主旨。且記載著：關於無機SOG及有機SOG所使用的矽烷醇，可將鍵結於Si原子的-OH基及-O-基的一部份置換成-H基，關於有機SOG所使用的矽烷醇，可將-CH3基置換成-C2H5基等之其他的烷基，再者，關於有機SOG所使用的矽烷醇，將鍵結於Si原子的-OH基及-O-基的一部份置換成-CH3基或-C2H5基等之烷基等內容。
(c)利用不含黏結劑的第1粒狀絕緣層和含有黏結劑的第2粒狀絕緣層形成絕緣層。不含黏結劑的第1粒狀絕緣層的上面被含有絕緣黏結劑的第2粒狀絕緣層所披覆。
(d)構成絕緣層的粒狀絕緣層係含有均一混合的第1絕緣粒子及第2絕緣粒子，以及將其等交聯的絕緣黏結劑。
但是，在特開2004-31923號公報中，以二氧化矽微粒子等構成的絕緣粒子並無相互結合，溝槽的側壁及底面皆無結合，必須採用以迴銲介電體層封閉溝槽上部(上述a)，使用黏結劑結合絕緣粒子(上述b~d)等之手法，招致絕緣構造及步驟之複雜化。
而且，在上述的手法(a)之情況，無法形成對矽基板具有高密接強度的絕緣層。在手法(b)之情況，因為藉由絕緣粒子和絕緣黏結劑而成為形成網目構造的粒狀絕緣層，故絕緣層對矽基板之密接強度還是不充分。又，在使用有機SOG等之黏結劑的情況，由於絕緣層成為含碳，故作為要求高絕緣電阻的絕緣層本來就不理想。由於手法(c)、(d)含有第1絕緣粒子及第2絕緣粒子，故在密接強度上仍舊存有問題。
再者，將構成貫通電極等之縱導體絕緣的情況，亦有以縱導體掩埋絕緣層本身的情況，以特開2004-31923號公報所記載的技術並無法對應此種絕緣構造。先行技術文獻專利文獻
專利文獻1 日本國特開2008-251964號公報
專利文獻2 日本國特開2004-31923號
本發明之課題為，提供一種具有對半導體基板之密接強度高的絕緣層之高可靠度的半導體基板、電子裝置及其製造方法。
本發明另一課題為，提供一種在矽基板、半導體電路元件或絕緣層無產生裂紋等缺陷之高可靠度的半導體基板、電子裝置及其製造方法。
本發明又另一課題為，提供一種具有成本廉價的絕緣構造之半導體基板、電子裝置及其製造方法。
本發明又另一課題為，提供一種具有足夠厚度的絕緣膜、縱導體和基板之間的靜電電容低、且有助於信號傳送特性之改善及消耗電力之降低的絕緣構造之半導體基板、電子裝置及其製造方法。
本發明又另一課題為，提供一種緩和在貫通電極近旁發生的應力，提升半導體電路元件形成之面積效率的半導體基板、電子裝置及其製造方法。
為解決上述的課題，本發明所涉及之半導體基板係包含縱導體和絕緣層。前述縱導體係包含奈米複合結晶構造的金屬/合金成分，填充於被設置在前述半導體基板的厚度方向之縱孔內。前述絕緣層在前述縱導體的周圍形成環狀，包含nm尺寸的二氧化矽微粒子，與將前述二氧化矽微粒子之間的間隙掩埋，且連同前述二氧化矽微粒子一起構成奈米複合構造的奈米結晶或奈米非晶質的二氧化矽。
本發明中所謂的「nm尺寸」及「奈米」係指1μm以下的範圍。又，絕緣層所含有的奈米複合構造係至少2種的組成成分成為一體而構成複合體，其等的組成成分係指nm尺寸的微粒子，抑或成為奈米結晶或奈米非晶質之相。
如上述，在本發明所涉及之半導體基板中，縱導體包含奈米複合結晶構造的金屬/合金成分，且填充於被設在半導體基板的厚度方向之縱孔內。由於縱孔其周圍被壁面所封閉，故在填充於其內部的縱導體上發生的應力直接施加於縱孔的內壁面，而擔心在內壁面會發生龜裂、裂紋。本發明中，由於縱導體具有奈米複合結晶構造的金屬/合金成分，故應力變小。而且，奈米複合結晶構造會起促進縱導體的等軸晶化之作用，故更能獲得應力降低效果。因此緩和從縱導體施加於縱孔內壁面之應力，可回避在內壁面發生龜裂或裂紋的情形。
又，本發明中，由於在前述縱導體的周圍形成環狀絕緣層，故可藉由絕緣層遮斷在縱導體流通的電流漏洩於半導體基板的情形。
由於絕緣層包含nm尺寸的二氧化矽微粒子與將二氧化矽微粒子間掩埋成無間隙且連同二氧化矽微粒子一起構成奈米複合構造的奈米結晶或奈米非晶質的二氧化矽，故可獲得無裂紋或空洞等之缺陷的高可靠度絕緣層。
本發明中，絕緣層係使液體二氧化矽或液體Si化合物在二氧化矽微粒子間滲入而獲得，而成為包含奈米結晶區域和奈米非晶質區域之奈米複合構造。因此，在有關奈米複合構造的特有作用方面，由於應力變小，故縮短半導體電路元件和絕緣層之間的間隔，可提升半導體電路元件形成之面積效率。
絕緣層係在縱導體的周圍形成環狀，故在縱導體發生的應力成為對絕緣層的應力，應力越大，越有可能在絕緣層發生龜裂或裂紋。在絕緣層一發生龜裂或裂紋，絕緣層原本的機能發生破綻，導致電流從縱導體漏洩於半導體基板。對此問題，在本發明中，縱導體係如上述具有奈米複合結晶構造的金屬/合金成分，故而應力變小。而且，在奈米複合結晶構造有起促進縱導體之等軸晶化的作用，故更能獲得使應力降低的效果。因此緩和從縱導體施加於縱孔內壁面及絕緣層之應力，可回避在內壁面及絕緣層發生龜裂或裂紋的情形。
本發明所涉及之絕緣層在TSV技術的應用上，可用在將延伸於矽基板的厚度方向之縱導體，與其他縱導體及形成於矽基板的半導體電路元件作電氣絕緣。
絕緣層係在矽基板的厚度方向呈環狀溝或孔狀設置，並在其內部填充絕緣物而形成。如此形成的絕緣層係成本廉價，且具有和環狀溝的寬度或孔的內徑相應的足夠厚度。因此，成為縱導體和矽基板之間的靜電電容低，且能有助於改善信號傳送特性及降低消耗電力之絕緣構造。
又，由於絕緣層具有和環狀或孔的內徑相應之大的厚度，故緩和在貫通電極近旁發生的應力，能提升半導體電路元件形成之面積效率。
關於具體的形態，絕緣層係掩埋以包圍縱導體般地設於前述矽基板的環狀溝之態樣，亦即，可採用環狀絕緣層的態樣。
環狀絕緣層亦可以是在環狀溝的內壁面具有絕緣層。此絕緣層以氧化層較佳，更佳為含有氮化層。氧化層及氮化層可為單層，亦可為複數層。又，氧化層及氮化層可以是成膜在環狀溝的內面者，將在環狀溝的內面出現之矽基板的面氧化或氮化者亦可。
在別的形態方面，亦可採用絕緣層掩埋被開設於矽基板的厚度方向的孔，縱導體掩埋被開設於此絕緣層的孔之態樣。孔亦和環狀溝的情況同樣地，其內壁面亦可含有氧化層、或氮化層。
本發明所涉及之半導體基板，具體言之，可採取作為中介層(Interposer)的形態。此外，亦可採取在矽基板的內部具有半導體元件的半導體晶圓或半導體裝置之形態。
再者，將本發明所涉及之基板積層複數枚以電子裝置的形態實現亦可。
本發明又再揭示有關上述的半導體基板之製造方法。此製造方法包含絕緣層形成步驟和縱導體形成步驟。絕緣層形成步驟包含：於前述半導體基板，形成面向其厚度方向的孔或溝，於前述孔或溝內，灌入在揮發性有機溶劑中分散有二氧化矽微粒子而成的懸浮液，其次，將液體二氧化矽或液體Si化合物灌入前述孔或溝內使之滲入前述二氧化矽微粒子之間的間隙，接著，藉熱處理促進既滲入的前述液體二氧化矽或前述液體Si化合物轉化成二氧化矽。前述熱處理步驟包含一邊加壓前述孔或溝內的內容物一邊加熱，之後再一邊加壓一邊冷卻的步驟。
縱導體形成步驟包含：在被前述絕緣層所包圍的區域內，形成面向前述半導體基板的厚度方向之縱孔，於前述縱孔內形成包含奈米複合結晶構造的金屬/合金成分之導體的步驟。
依據上述的製造方法，本發明所涉及之半導體基板及電子裝置能以低成本量產。
本發明所涉及之製造方法中，關於液體二氧化矽，可使用二氧化矽溶膠等。關於液體Si化合物，可使用具有Si-N鍵結者。那樣的Si化合物之具體例係以Si-N鍵結作為基本單位的無機聚合物，具代表性的是全氫聚矽氮烷(PHPS)。此外，亦可使用以通式R3SiO-(R2SiO)n-SiR3所表示的矽氧烷或通式(R3Si-OH)所表示的矽烷醇。調製此等Si化合物的有機溶劑溶液，將其灌入孔或溝內。
使用液體Si化合物的情況，在使Si化合物轉化成二氧化矽的步驟中，可利用殘留於前述二氧化矽微粒子的表面之前述揮發性有機溶劑的氫氧基。
將前述懸浮液注入前述孔或溝內的步驟係於真空腔室內且於減壓下進行。依此步驟，懸浮液中的揮發性有機溶劑大部份會蒸發，但揮發性有機溶劑之氫氧基會殘留在二氧化矽微粒子的表面。利用該殘留的氫氧基可使Si化合物轉化成二氧化矽。
使液體二氧化矽或液體Si化合物流入前述孔或溝內的步驟，亦以在真空腔室內且於減壓下進行者較佳。那是因為若在減壓情況下，則能使液體二氧化矽或液體Si化合物確實地滲入於二氧化矽微粒子間之緣故。
較佳為，包含在使液體二氧化矽或液體Si化合物流入前述孔或溝內後進行熱處理的步驟。藉此，能促進二氧化矽轉化且將有機物熱分解，且作為氣體排出。
再者，較佳為，熱處理步驟包含一邊加壓前述孔或溝內的內容物一邊加熱，之後一邊加壓一邊冷卻的步驟。透過此步驟更加促進有機物熱分解，並使絕緣層緻密化，可提高對半導體基板之密接力。
如上述，依據本發明，可獲得如下的效果。
(a)可提供具有對半導體基板之密接強度高的絕緣層之高可靠度的半導體基板、電子裝置及其製造方法。
(b)可提供無裂紋等缺陷之高可靠度的半導體基板、電子裝置及其製造方法。
(c)可提供一種具有足夠的厚度之絕緣膜，且能助益於改善信號傳送特性及降低消耗電力之具有絕緣構造的半導體基板、電子裝置及其製造方法。
(d)可提供一種緩和在絕緣層發生的應力，提升半導體電路元件形成之面積效率的半導體基板、電子裝置及其製造方法。
(e)可提供一種具有成本廉價的絕緣構造之半導體基板、電子裝置及其製造方法。
關於本發明的其他目的、構成及優點，茲參考附上的圖面作更詳細說明。其中，附上的圖面僅為例示。
參考圖1及圖2可知，本發明所涉及之半導體基板1具有面向厚度方向的絕緣層3。圖1及圖2係僅取出在具有絕緣層和縱導體的半導體基板中的絕緣層3作顯示。絕緣層3係被填充於被設置在構成半導體基板1之例如矽基板的厚度方向之孔或溝(以下，稱為介層孔)30。溝可採用直線狀、曲線狀或環狀等之任意形態。在為孔的情況下，其孔形可採用圓形狀、角形狀或橢圓形狀等之任意形狀。
絕緣層3係包含nm尺寸的二氧化矽微粒子311與將二氧化矽微粒子311-311間掩埋且連同二氧化矽微粒子311一起構成奈米複合構造之奈米結晶或奈米非晶質的二氧化矽320。關於nm尺寸及奈米複合構造之定義係如同已作的說明。具體言之，由於絕緣層3是將二氧化矽微粒子311-311之間的間隙以液體二氧化矽或液體Si化合物掩埋而獲得，故成為包含奈米結晶區域和奈米非晶質區域之奈米複合構造。
二氧化矽微粒子311係帶有粒子的形狀，但二氧化矽320在掩埋二氧化矽微粒子311之間的意義上，屬不定形。因此，二氧化矽微粒子311和二氧化矽320在成分上雖為幾乎相同的SiO₂，但在微觀上形態不同，故兩者有所差別。
二氧化矽微粒子311具有nm尺寸(1μm以下)的粒徑。原則上粒徑是介層孔30的溝寬的1/10以下者較佳。介層孔30的孔徑或溝寬為10μm以下，例如，在選定成數μm的情況，二氧化矽微粒子311的粒徑為1μm以下，例如是數百nm左右。二氧化矽微粒子311在圖2中顯示為球狀，但其外形可為任意的形狀，無侷限於球形。又，二氧化矽微粒子311其粒徑無需均一，可包含在上述的nm尺寸的區域內之不同粒徑者。將二氧化矽微粒子311的周圍掩埋的二氧化矽320係不含會造成腐蝕的Na。
如上述，在本發明所涉及之半導體基板1中，由於絕緣層3包含nm尺寸的二氧化矽微粒子311與將二氧化矽微粒子311-311之間的間隙掩埋，且連同二氧化矽微粒子311一起構成奈米複合構造的奈米結晶或奈米非晶質的二氧化矽320，故可獲得没有裂紋、空洞等缺陷之高可靠度的絕緣層3。
以下再詳細敘述，在僅藉二氧化矽微粒子311形成絕緣層3的情況，會有在二氧化矽微粒子311-311間產生微小空隙或空洞等之危險性，且因其等原因而在絕緣層3產生裂紋，而有其裂紋對半導體基板1，例如矽基板及形成於矽基板或其內部的半導體電路元件造成損傷之危險性。
只在不含二氧化矽微粒子311的二氧化矽320情況，例如，當為200nm以上的大小時，會產生裂紋，使絕緣的可靠性降低。
相對地，在本發明，由於絕緣層3包含二氧化矽微粒子311與將二氧化矽微粒子311的周圍掩埋的奈米結晶或奈米非晶質的二氧化矽320，故二氧化矽微粒子311-311間的微小空隙或空洞等被二氧化矽320所掩埋。因此，在絕緣層3不會產生裂紋，可回避在矽基板及形成於其內部之半導體電路元件上殘留因裂紋等所致的損傷。
又，包含nm尺寸的二氧化矽微粒子311與將二氧化矽微粒子311的周圍掩埋成無間隙的奈米結晶或奈米非晶質的二氧化矽320的奈米複合構造，在奈米複合構造的特有作用方面，應力變小，故縮短半導體電路元件和絕緣層3之間的距離，亦有益於提升半導體電路元件形成之面積效率。
此外，在與特開2004-31923號公報之對比中，有如下的相異點。
(a)本發明所涉及之絕緣層3，由於要對半導體基板1密接，故不同於特開2004-31923號公報所記載之技術，無需藉迴銲性介電體層封閉溝槽的上部。
(b)在本發明所涉及之絕緣層3，由於將nm尺寸的二氧化矽微粒子311的周圍，藉由奈米結晶或奈米非晶質的二氧化矽320掩埋成無間隙，故與使用無機SOG或有機SOG形成網目構造之絕緣層的特開2004-31923號公報之技術不同。從該構造上的差異，本發明所涉及之絕緣層3與特開2004-31923號公報2所記載的技術相較下，電氣絕緣性優越，且具有對半導體基板高的密接強度。在特開2004-31923號公報，係藉網目構造謀求應力緩和，相對地，本發明中，在藉奈米複合構造謀求應力緩和這點亦不相同。
(c)本發明所涉及之絕緣層3係不同於特開2004-31923號公報，不含碳。由於此構造上的差異，本發明所涉及之絕緣層3係成為高絕緣電阻的絕緣層。
(d)本發明所涉及之絕緣層3，由於微粒子僅包含二氧化矽微粒子311，故與包含第1絕緣粒子及第2絕緣粒子的特開2004-31923號公報所記載的技術不同。因該構造的差異，本發明所涉及之絕緣層3係呈現比特開2004-31923號公報的絕緣層還高的密接強度。
其次，參考圖3及圖4可知，係圖示作為本發明所涉及之半導體基板1的一例之具有絕緣層3及縱導體2的中介層。圖中，針對和出現在圖1及圖2的構成部分相對應的部分，係賦予相同參考符號並省略重複說明。圖3及圖4所示之中介層包含半導體基板1和縱導體2及絕緣層3。半導體基板1例如是厚度T1的矽基板，且具有晶圓或從晶圓切出的晶片的形態。厚度T1倒無限定，但為50~700μm左右。
絕緣層3係環狀且包圍縱導體2地設在半導體基板1所設的環狀溝30內。因此，半導體基板1係藉由絕緣層3而分離成其內側的環狀部分11和外側區域。藉此，使縱導體2與半導體基板1及其他的縱導體2電氣絕緣。
環狀溝30可利用CVD法、雷射穿孔法等公知技術形成。環狀溝30係設在半導體基板1的厚度方向，且具有比供縱導體2設置的縱孔20的外徑D1還大的第1內徑D2。因此，在縱孔20的內周面與具有第1內徑D2的環狀溝30的內周面之間，半導體基板1以直徑差分(D2-D1)的程度形成為環狀部分11而呈島狀地存在。環狀溝30具有與第1內徑D2相隔了溝寬程度的第2內徑D3。亦即，環狀溝30的溝寬成為溝寬(D3-D2)。雖沒有限定，但環狀溝30的溝寬為10μm以下，例如數μm。
有關絕緣層3，係如同參考圖1及圖2所作的說明，但在絕緣區域亦可更含有絕緣層31、32。絕緣層31、32以氧化層較佳，更佳為含有氮化層。氧化層及氮化層可以是單層，複數層亦可，或者是其等之組合亦可。再者，氧化層、氮化層可以是成膜在環狀溝30的內面者，將在環狀溝30的內面出現之半導體基板1的面氧化或氮化者亦可。依據此種絕緣構造，絕緣層3對半導體基板1之不良影響可利用絕緣層31、32遮斷。
實施形態所示的絕緣層31、32係將環狀溝30的內壁面氧化或氮化而得者。亦即，環狀溝30的內側面被絕緣層31、32所覆蓋，絕緣層3填充於被絕緣層31、32所包圍之環狀溝30的內部。
關於半導體基板1，例如採用一般的矽基板時，則氧化層成為矽氧化層，氮化層成為矽氮化層。矽氧化層、矽氮化層可應用已知悉的技術來形成。可知有例如，將矽基板從表面進行氧化或氮化的方法、或藉化學氣相沉積法(CVD法)成膜絕緣層的方法，亦可採用任一方法。絕緣層31、32的氧化或氮化的深度，亦即，實質的層厚以對照實際所要求的傳送特性來決定較佳。
絕緣層3可以是單層，亦可為取間隔地作同軸狀配置而成的多層構造，其形狀並非圖示的圓形狀，四角形狀等之角形狀亦可。再者，縱導體2也不一定需要是圖示的圓形狀、圓柱狀。亦可為角柱狀。
縱導體2係填充於在半導體基板1的厚度方向延伸的縱孔20的內部。縱導體2係相對於基板面排列地分布。此種縱導體2可應用熔融金屬填充法、導電膏填充法或金屬/合金分散系填充法等而形成。實施形態所示的縱導體2係貫通半導體基板1之貫通電極。
如圖3所示，縱導體2在基板面所假定的XY平面看來，係於X方向及Y方向以規定的配置間距Dx、Dy作配置。縱導體2的大小在所例示的一例中，其配置間距Dx、Dy是在4~100μm的範圍，最大部的直徑D1為0.5~25μm的範圍。當然，配置間距Dx、Dy没有必要是一定尺寸，直徑D1亦無侷限於上述的值。
縱導體2係具有奈米複合結晶構造。奈米複合結晶構造的縱導體2係透過奈米複合結晶構造所具有的作用效果，抑制柱狀結晶的成長而促進等軸晶化，故應力變小。
圖5~圖8係顯示就奈米複合結晶構造的一般理解的模式圖。圖5所示的形態係在第1結晶組織40的內部分散著奈米尺寸的第2結晶組織41而成者。此外，在第1結晶組織40的粒界分散著奈米尺寸的第2結晶組織41而成者(圖6)，與此相反地，亦可採取在第2結晶組織41的粒界分散著奈米尺寸的第1結晶組織40而成者，在第1結晶組織40的內部分散著奈米尺寸的第2結晶組織41且在第1結晶組織40的粒界分散著奈米尺寸的第2結晶組織41(圖7)，以及第1結晶組織40及第2結晶組織41兩者為奈米尺寸者(圖8)等之形態。圖示倒是省略，但亦可以是組合圖5~圖8的形態而成者。再者，亦可形成與基於上述的第1結晶組織40及第2結晶組織41所成的奈米複合結晶構造相異的其他種奈米複合結晶構造。
第1結晶組織40及第2結晶組織41，可以是金屬成分有局部重疊，完全不同亦可。第1結晶組織40及第2結晶組織41之區別，係依所含之金屬元素的融點之差異或有無共晶化或合金化而產生。又，此奈米複合結晶構造可透過奈米金屬/合金粒子的熔融填充方法或濺鍍併用鍍敷法等來實現。
第1結晶組織40及第2結晶組織41之代表例為非共晶組織和共晶組織之組合。共晶係合金等的結晶組織之一，在將例如2種類的金屬A和金屬B熔解而製作合金的情況，當金屬A與金屬B之比率不是在金屬B相對於金屬A的固溶限(製作固溶體的限度)之範圍或金屬A相對於金屬B的固溶限之範圍時，合金成為各個不同成分比的固溶體之結晶相互混合而構成共晶組織。在金屬A和金屬B不滿足上述條件的情況或熔解溫度沒達到共晶點的情況，即使是原本能成為共晶的金屬A、B還是會成為非共晶組織。非共晶組織藉由添加不同於共晶化用的金屬元素之第3金屬元素亦可獲得。
將第1結晶組織40設為非共晶組織的情況，第2結晶組織41為共晶組織。經參考圖5~圖8可明瞭以此組合為前提的奈米複合結晶構造包含：(a)於非共晶組織的內部分散著由共晶組織構成的奈米粒子而成者，(b)於非共晶組織的粒界分散著由共晶組織構成的奈米粒子而成者，(c)於共晶組織的粒界分散著由非共晶組織構成的奈米粒子而成者，(d)於非共晶組織的內部分散著由共晶組織構成的奈米粒子，且於非共晶組織的粒界分散著由共晶組織構成的奈米粒子而成者，(e)共晶組織及非共晶組織皆為奈米尺寸者等。
以決定縱導體2的材質特性之重要因素而言，有柱狀晶和等軸晶。柱狀晶本來就會成長大的晶粒。因此，容易成為龜裂的傳播路徑，招致形成於周圍的絕緣層之破損、裂紋等。與此相反地，由於等軸晶的粒成長係等向性且粒徑自體亦小，故在基板發生的應力亦變小。
又，在縱導體2經過製造步驟中的熱步驟之情況，因為金屬通常具有正的體積變化率，一般而言縱導體2會膨脹，之後再収縮。伴隨該熱膨脹‧収縮而在基板產生應力。等軸晶對此金屬膨脹所引起之應力發生可獲得抑制效果。
在本發明，如上述，由於縱導體2具有奈米複合結晶構造，故抑制柱狀晶化，促進等軸晶化。因此，抑制施加於半導體1基板的應力，或特性‧劣化。
而且，在奈米複合結晶構造有起促進縱導體2之等軸晶化的作用。透過上述的奈米複合結晶構造所有之特有特性，特別能抑制在半導體基板1中的半導體電路之特性劣化。
又，亦能抑制在絕緣層3產生龜裂‧裂紋。由於絕緣層3在縱導體2的周圍形成環狀，故在縱導體2發生的應力成為對絕緣層3之壓力。此壓力越大，在絕緣層3越會發生龜裂或裂紋。當絕緣層3一發生龜裂或裂紋時，絕緣層3原本的機能發生破綻，導致電流從縱導體2漏洩於半導體基板1。在本發明，由於縱導體2具有奈米複合結晶構造的金屬/合金成分，故應力變小。而且，在奈米複合結晶構造有起促進等軸晶化的作用，故更能獲得使應力降低的效果。因此緩和從縱導體2施加於構成縱孔內壁面的半導體基板1及位在其外側的絕緣層3之壓力，可回避在縱孔內壁面及絕緣層3發生龜裂或裂紋的情形。
圖9及圖10再顯示別的形態。在此實施形態，絕緣層3係掩埋被設於半導體基板1的厚度方向之第1孔30，縱導體2係掩埋被開設於絕緣層3的第2孔20。在此實施形態，如圖3放大顯示般，絕緣層3係包含二氧化矽微粒子311與將二氧化矽微粒子311的周圍掩埋的二氧化矽320，用以將縱導體2與半導體基板1及其他的縱導體2電氣絕緣。
圖3~圖10所示之中介層，由於絕緣層3包含二氧化矽微粒子311與將二氧化矽微粒子311的周圍掩埋的二氧化矽320，故亦可獲得參考圖1及圖2所作的說明之作用效果。
包含nm尺寸的二氧化矽微粒子311與將二氧化矽微粒子311的周圍掩埋的奈米結晶或奈米非晶質的二氧化矽320之組合的奈米複合構造，由於也會起緩和在貫通電極近旁發生的應力之作用，故縮短構成貫通電極之縱導體2和半導體電路元件之間的距離，亦有益於提升半導體電路元件形成之面積效率。
又，絕緣層3係將在半導體基板1的厚度方向延伸的縱導體2與半導體基板1絕緣，故以半導體基板1及貫通電極等為代表的縱導體2係藉由絕緣層3與其他的縱導體2及形成於半導體基板1的半導體電路元件電氣絕緣。
而且，絕緣層3可在半導體基板1的厚度方向呈環狀溝或孔狀設置，且透過在其內部填充絕緣物而形成。如此形成的絕緣層3係成本廉價，且具有和環狀溝的寬度或孔30之內徑相應之足夠大的厚度。因此，縱導體2和半導體基板1之間的靜電電容低，成為能助益於改善信號傳送特性及降低消耗電力的絕緣構造。
又，由於絕緣層3具有和環狀或孔30的內徑相應的厚度，故緩和在縱導體2近旁發生的應力，可提升半導體電路元件形成之面積效率。
其次，參考圖11~圖20，針對圖1~圖6所圖示的半導體基板1之製造方法作說明。圖11係顯示整體製造步驟的圖。圖12~圖16係將圖11所圖示之步驟的一部份作個別說明之圖。在以下的說明中，在無特別指明的情況下也是參考圖11。
首先，如圖11及圖12所圖示，在半導體基板1，形成面向其厚度方向的介層孔30。此種介層孔30可利用CVD法、雷射穿孔法等之公知技術形成。介層孔30可於在半導體基板1形成了半導體電路後再形成[後鑽孔(via-last)]，亦可於形成半導體電路前就先形成[先鑽孔(via-first)]。從半導體基板處理的全體步驟來看，以後鑽孔步驟者較佳。又，介層孔30可以是貫通孔，亦可為盲孔。在介層孔30的開口端所見的最小寬度(或孔徑)係10μm以下，例如，數μm左右。
其次，如圖11及圖13所圖示，將形成有介層孔30的半導體基板1設於真空腔室5內。半導體基板1係以介層孔30的開口部成為上側的方式設於適當的支持台7之上。設置完後，對真空腔室5進行真空抽吸而減壓成比大氣壓還低的內壓。
其次，如圖11及圖14所圖示，在被減壓的真空腔室內，於介層孔30內灌入在揮發性有機溶劑312中分散著二氧化矽微粉末311而成的懸浮液310A。揮發性有機溶劑312係於後步驟的二氧化矽轉化步驟中，使用有助於二氧化矽轉化者。其代表例為具有氫氧基(OH)的乙醇類。二氧化矽微粉末311係由nm尺寸的二氧化矽微粒子構成。以將被注入之懸浮液310A中之從介層孔30溢出的懸浮液拭除，且在該狀態進行減壓處理者較佳。
被注入於介層孔30的內部之懸浮液310A所含有的揮發性有機溶劑312，在真空腔室5內的減壓環境中幾乎會蒸發，故而會在二氧化矽微粒子311之間產生間隙G1。但是，有機溶劑所含有的OH基313係透過與SiO2之結合力而如圖11例示般地附著於二氧化矽微粒子311的表面。可以在揮發性有機溶劑312蒸發後，對二氧化矽微粒子311的集合體施加壓力F1。
其次，如圖11及圖16所圖示，於介層孔30的內部灌入液體二氧化矽或液體Si化合物320B。液體二氧化矽或液體Si化合物320B係滲入二氧化矽微粒子311的周圍的間隙G1。此情況也是繼續在真空腔室5內的減壓環境進行處理。亦可採用在減壓處理之後對真空腔室5的內壓進行增壓之差壓填充方式。藉由該差壓填充，可使液體二氧化矽或液體Si化合物320B充分地滲入二氧化矽微粒子的周圍。
在使用液體二氧化矽的情況，其有機溶劑蒸發，引起二氧化矽轉化。在使用液體Si化合物的情況，使Si化合物和附著於二氧化矽微粒子311的表面之OH基313反應，轉化成二氧化矽320。
關於液體Si化合物320B的例子方面，有矽氮烷、矽氧烷、矽烷醇等，如同前述說明。此處，係以使用矽氮烷的無機聚合物即聚矽氮烷(PHPS)的情況為例作說明。聚矽氮烷係和水分、氧反應而轉化成二氧化矽320。有機溶劑方面，是採用二甲苯、礦物松脂或高沸點芳香族系溶劑等。
在本發明，如圖15所圖示，在二氧化矽微粒子311的表面殘留OH基313，如圖16所圖示，藉由使聚矽氮烷和此OH基313反應而轉化成二氧化矽320。如此獲得之二氧化矽320通常是成為非晶質。
為促進二氧化矽轉化，如圖17所圖示，以使用壓板9等加壓且加熱者較佳。加熱溫度係依聚矽氮烷的種類而異，一般是在室溫~450℃的範圍作選擇。在此加熱處理步驟中，排出有機溶劑的分解氣體。
在上述的步驟之後，為更促進二氧化矽轉化及排出分解氣體，例如，以在1000℃左右燒製者較佳。藉此，可獲得圖1~圖2所示，甚至是圖18所示之半導體基板1。
要獲得圖3~圖4所示之半導體基板，在此步驟後，要形成縱導體2。在絕緣層3是圖3、圖4所示那種環狀的情況，形成絕緣層3的步驟和形成縱導體2的步驟之間，倒沒有產生所謂何者需先形成的先後關係，但在圖9、圖10所示的構造之情況，係要經過圖11~圖18所示的步驟。此外，如圖19所圖示，於絕緣層3開設第2孔20，如圖20所示形成縱導體2。
縱導體2可藉由鍍敷成膜法形成，但以將第2孔20作為鑄模澆鑄熔融金屬的熔融金屬填充法，或以澆鑄使金屬/合金微粉末分散於分散媒而成的分散系的金屬/合金分散系填充法來形成較佳。其可大幅達成兩者成本降低。在適用熔融金屬填充法或金屬/合金分散系填充法之情況，可採用差壓填充法，係將半導體基板1配置於真空腔室5內且執行真空抽吸以減壓，並在填充物灌入第2孔20之內後再對真空腔室5的內壓進行增壓。
之後，對第2孔20內的填充物，使用壓板等加壓，一邊加壓一邊冷卻使之硬化。藉此，抑制柱狀結晶之生成，使縱導體2成為具有奈米複合結晶構造。依上述那樣的奈米複合結晶構造之作用效果使柱狀結晶的成長受抑制，且等軸晶化進展中，故應力變小。
縱導體2及絕緣層3的厚度及剖面直徑係因應於縱導體2所要求之電流容量而變化。在圖21顯示其一例。圖21顯示中介層的一例，在半導體基板101的表面附著有保護膜103。
形成於半導體基板101的2種縱導體211、212中，在將縱導體211設為信號路徑，縱導體212設為例如電源供給路徑的情況，成為電源供給路徑的縱導體212其剖面直徑作成大於作為信號路徑的縱導體211的剖面直徑。
一方面，有關絕緣構造，以作為信號路徑的縱導體211而言，可加大絕緣層331的厚度，使靜電電容、寄生電容降低，俾改善高頻特性，以無關於信號傳送的縱導體212而言，可將絕緣層332作成滿足所要求之電氣絕緣的程度之薄的厚度。
本發明所涉及之半導體基板1，除作為中介層的形態以外，亦可採用在半導體基板1的內部具有半導體元件之基板的形態。在圖22顯示其一例。圖中，針對和在圖21出現之構成部分相當的部分，係賦予相同參考符號並省略重複說明。
參考圖22可知，其圖示了在圖21所示之中介層INT之上，依序積層以半導體晶圓或半導體裝置構成的基板LS1~LS4並接合而成的電子裝置。此種電子裝置係採用代表性的三次元系統封裝(3D-SiP)之形態。具體言之，係為系統LSI、記憶體LSI、影像感測器或MEMS等。亦可為包含類比、數位的電路、如DRAM之類的記憶體電路、如CPU之類的邏輯電路等的電子裝置，亦可為將類比高頻電路與低頻且低消耗電力的電路之類的異種電路以各別的製程製作，再將其等積層而成的電子裝置。
更具體言之，感測模組、光電模組、單極電晶體、MOS FET、CMOS FET、記憶體單元、或其等的積體電路零件(IC)、或各種規模的LSI等，大體上可包含所有將電子電路設為機能要素的電子裝置者。本發明中，在稱為積體電路LSI的情況，係包含小規模積體電路、中規模積體電路、大型積體電路、超大型積體電路VLSI、及ULSI等全部。
上述的各種電子裝置中，即便在基板積層構造、半導體基板1的種類、通過半導體基板1的縱導體2之形狀、配置、孔徑等是作成和本說明書所揭示者不同，但只要在絕緣層3的構造及絕緣層3對縱導體2的關係上滿足本發明則均為本發明所包含。
以上，雖參考較佳實施例詳細地說明了本發明，但本發明無侷限於此等實施例，當然只要是該業者，都可依據其基本的技術思想及教示而想到各種變形例。
1‧‧‧半導體基板(矽基板)
2、211、212‧‧‧縱導體
20‧‧‧縱孔(第2孔)
3、31、32、331、332‧‧‧絕緣層
30‧‧‧孔或溝(介層孔、環狀溝、第1孔)
5‧‧‧真空腔室
9‧‧‧壓板
11‧‧‧環狀部分
101‧‧‧半導體基板
103‧‧‧保護膜
310A‧‧‧懸浮液
311‧‧‧二氧化矽微粒子
312‧‧‧揮發性有機溶劑
313‧‧‧OH基
320‧‧‧將二氧化矽微粒子間掩埋的二氧化矽
320B‧‧‧液體二氧化矽或液體Si化合物
40‧‧‧第1結晶組織
41‧‧‧第2結晶組織
D1‧‧‧外徑
D2‧‧‧第1內徑
D3‧‧‧第2內徑
G1‧‧‧間隙
INT‧‧‧中介層
LS1~LS4‧‧‧基板
圖1係顯示本發明所涉及之半導體基板的一部份之剖面圖。
圖2係將圖1所示之半導體基板的絕緣層之構造放大顯示的模式圖。
圖3係顯示本發明所涉及之半導體基板的一部份之平面圖。
圖4係圖3的4-4線剖面圖。
圖5係顯示包含本發明所涉及之奈米複合結晶構造的金屬/合金成分的複合材料的模式圖。
圖6係顯示包含本發明所涉及之奈米複合結晶構造的金屬/合金成分的複合材料的模式圖。
圖7係顯示包含本發明所涉及之奈米複合結晶構造的金屬/合金成分的複合材料的模式圖。
圖8係顯示包含本發明所涉及之奈米複合結晶構造的金屬/合金成分的複合材料的模式圖。
圖9係顯示本發明所涉及之半導體基板的別的實施形態之平面圖。
圖10係圖9的10-10線剖面圖。
圖11係顯示本發明所涉及之半導體基板的整體製造步驟的圖。
圖12係顯示圖11所示之製造步驟的一部份之圖。
圖13係顯示圖12所示之步驟後的步驟之圖。
圖14係顯示圖13所示之步驟後的步驟之圖。
圖15係顯示圖14所示之步驟後的步驟之圖。
圖16係顯示圖15所示之步驟後的步驟之圖。
圖17係顯示圖16所示之步驟後的步驟之圖。
圖18係顯示圖17所示之步驟後的步驟之圖。
圖19係顯示圖18所示之步驟後的步驟之圖。
圖20係顯示圖19所示之步驟後的步驟之圖。
圖21係顯示本發明所涉及之半導體基板的別的實施形態之剖面圖。
圖22係顯示使用本發明所涉及之半導體基板的電子裝置之例子的剖面圖。
3‧‧‧絕緣層
311‧‧‧二氧化矽微粒子
320‧‧‧將二氧化矽微粒子間掩埋的二氧化矽

权利要求:
Claims (15)
[1] 一種半導體基板，係具有縱導體和絕緣層之半導體基板，前述縱導體包含奈米複合結晶構造的金屬/合金成分，且填充於被設置在前述半導體基板的厚度方向之縱孔內，前述絕緣層，係在前述縱導體的周圍形成環狀，且包含nm尺寸的二氧化矽微粒子與掩埋前述二氧化矽微粒子之間的間隙，並連同前述二氧化矽微粒子一起構成奈米複合構造之奈米結晶或奈米非晶質的二氧化矽。
[2] 如申請專利範圍第1項之半導體基板，其中前述絕緣層，係使液體二氧化矽或液體Si化合物滲入前述二氧化矽微粒子間而得，包含有奈米結晶區域和奈米非晶質區域。
[3] 如申請專利範圍第1項之半導體基板，其中前述絕緣層，係填充於被設置在前述半導體基板的厚度方向之孔或溝內。
[4] 如申請專利範圍第3項之基板，其中前述二氧化矽微粒子之粒徑為前述孔的孔徑或前述溝之寬度的1/10以下。
[5] 如申請專利範圍第1項之基板，其係為中介層。
[6] 一種電子裝置，係具有基板之電子裝置，其中前述基板係包含如申請專利範圍第1項所記載者。
[7] 如申請專利範圍第6項之電子裝置，其係為三次元系統封裝(3D-SiP)。
[8] 如申請專利範圍第6或7項之電子裝置，其係為系統LSI、記憶體LSI、影像感測器、或MEMS任一者。
[9] 一種半導體基板製造方法，係製造具有縱導體及絕緣層之半導體基板的方法，該方法包含絕緣層形成步驟和縱導體形成步驟，絕緣層形成步驟為，於前述半導體基板，形成面向其厚度方向的孔或溝，於前述孔或溝內，灌入在揮發性有機溶劑中分散有二氧化矽微粒子而成的懸浮液，其次，將液體二氧化矽或液體Si化合物灌入前述孔或溝內使之滲入前述二氧化矽微粒子之間的間隙，接著，藉熱處理促進既滲入的前述液體二氧化矽或前述液體Si化合物轉化成二氧化矽，前述熱處理步驟包含一邊加壓前述孔或溝內的內容物一邊加熱，之後再一邊加壓一邊冷卻的步驟，縱導體形成步驟包含：在被前述絕緣層所包圍的區域內，形成面向前述半導體基板的厚度方向之縱孔，於前述縱孔內形成包含奈米複合結晶構造的金屬/合金成分之縱導體的步驟。
[10] 如申請專利範圍第9項之方法，其中轉化成前述二氧化矽的步驟，係利用殘留於前述二氧化矽微粒子的表面之前述揮發性有機溶劑的氫氧基。
[11] 如申請專利範圍第9項之方法，其中前述液體Si化合物具有Si-N鍵結。
[12] 如申請專利範圍第11項之方法，其中前述液體Si化合物包含以Si-N鍵結作為基本單位的無機聚合物。
[13] 如申請專利範圍第12項之方法，其中前述無機聚合物為全氫聚矽氮烷(PHPS)。
[14] 如申請專利範圍第9項之方法，其中將前述懸浮液注入前述孔或溝內的步驟，係於真空腔室內且於減壓下進行。
[15] 如申請專利範圍第9項之方法，其中將液體二氧化矽或液體Si化合物灌入前述孔或溝內的步驟，係於真空腔室內且於減壓下進行。

类似技术:

公开号 | 公开日 | 专利标题

TWI567914B|2017-01-21|半導體基板製造方法

TWI552288B|2016-10-01|混合碳－金屬互連結構

US9950925B2|2018-04-24|Method for forming functional part in minute space

US8159060B2|2012-04-17|Hybrid bonding interface for 3-dimensional chip integration

US8796136B2|2014-08-05|Semiconductor device and manufacturing method thereof

US8263491B2|2012-09-11|Substrate with feedthrough and method for producing the same

US20200168584A1|2020-05-28|Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods

JP2011527512A|2011-10-27|半導体素子の製造方法および半導体素子

US7998862B2|2011-08-16|Method for fabricating semiconductor device

US20120061794A1|2012-03-15|Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods

CN102379038A|2012-03-14|电子器件安装构造及电子器件安装方法

JP2005259845A|2005-09-22|導電性ペーストによるビア充填方法

TWI452095B|2014-09-11|絕緣性糊、電子裝置及絕緣部形成方法

JP2010135631A|2010-06-17|配線構造及びその形成方法、並びに半導体装置

WO2012048973A1|2012-04-19|Methods of forming through wafer interconnects in semiconductor structures using sacrificial material, and semiconductor structures formed by such methods

KR101804837B1|2017-12-06|비어 전극의 제조방법

TW202023031A|2020-06-16|半導體裝置

KR20060054692A|2006-05-23|전도성 패턴이 임베디드된 기판 구조물 및 그 제조방법

JP2015012285A|2015-01-19|貫通電極付き電気回路基板

同族专利:

公开号 | 公开日

KR20130033955A|2013-04-04|

TW201717348A|2017-05-16|

US9230860B2|2016-01-05|

JP2013084877A|2013-05-09|

US9460965B2|2016-10-04|

US20130075930A1|2013-03-28|

TWI567914B|2017-01-21|

KR101811067B1|2017-12-20|

CN103021964B|2017-04-12|

US20150357273A1|2015-12-10|

TWI620298B|2018-04-01|

CN103021964A|2013-04-03|

JP5225479B2|2013-07-03|

引用文献:

公开号 | 申请日 | 公开日 | 申请人 | 专利标题

US6967172B2|2002-07-03|2005-11-22|Honeywell International Inc.|Colloidal silica composite films for premetal dielectric applications|

JP3947127B2|2002-04-30|2007-07-18|株式会社東芝|半導体装置|

US20040016962A1|2002-04-30|2004-01-29|Hideki Okumura|Semiconductor device|

JP2005216907A|2004-01-27|2005-08-11|Osamu Takai|金属配線の作製方法および該方法に使用する金属配線転写用モールド|

JP4795677B2|2004-12-02|2011-10-19|ルネサスエレクトロニクス株式会社|半導体装置およびそれを用いた半導体モジュール、ならびに半導体装置の製造方法|

JP2006216793A|2005-02-03|2006-08-17|Seiko Epson Corp|絶縁膜、絶縁膜の形成方法、半導体素子、電子デバイスおよび電子機器|

US7453081B2|2006-07-20|2008-11-18|Qimonda North America Corp.|Phase change memory cell including nanocomposite insulator|

JP5563186B2|2007-03-30|2014-07-30|ピーエスフォールクスコエスエイアールエル|半導体装置及びその製造方法|

US7749814B2|2008-03-13|2010-07-06|Stats Chippac, Ltd.|Semiconductor device with integrated passive circuit and method of making the same using sacrificial substrate|

JP4278007B1|2008-11-26|2009-06-10|有限会社ナプラ|微細空間への金属充填方法|

JP5547890B2|2008-12-25|2014-07-16|旭化成イーマテリアルズ株式会社|ポリシロキサン系トレンチ埋め込み用反応物|

JP5700615B2|2009-02-02|2015-04-15|旭化成イーマテリアルズ株式会社|ポリシラザン系トレンチ埋め込み用組成物|

US8415784B2|2009-06-02|2013-04-09|Napra Co., Ltd.|Electronic device, conductive composition, metal filling apparatus, and electronic device manufacturing method|

JP4505540B1|2009-06-02|2010-07-21|有限会社ナプラ|金属充填装置|

JP4580027B1|2009-07-15|2010-11-10|有限会社ナプラ|回路基板及び電子デバイス|

JP4505545B1|2009-11-30|2010-07-21|有限会社ナプラ|回路基板及び電子デバイス|

JP2011129663A|2009-12-17|2011-06-30|Sanyo Electric Co Ltd|半導体装置およびインターポーザ|

JP4563506B1|2010-01-13|2010-10-13|有限会社ナプラ|電極材料|

JP4704503B1|2010-03-03|2011-06-15|有限会社ナプラ|電子デバイス用基板及び電子デバイス|

JP5209075B2|2010-05-21|2013-06-12|有限会社ナプラ|電子デバイス及びその製造方法|JP5575309B1|2013-08-05|2014-08-20|有限会社ナプラ|集積回路装置|

JP5490949B1|2013-08-08|2014-05-14|有限会社ナプラ|配線基板及びその製造方法|

US9305866B2|2014-02-25|2016-04-05|International Business Machines Corporation|Intermetallic compound filled vias|

JP5934752B2|2014-07-01|2016-06-15|有限会社ナプラ|集積回路装置|

US9443799B2|2014-12-16|2016-09-13|International Business Machines Corporation|Interposer with lattice construction and embedded conductive metal structures|

DE102016119031A1|2016-10-07|2018-04-12|Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V.|Wärmeisoliertes Mikrosystem|

法律状态:

优先权:

申请号 | 申请日 | 专利标题

JP2011210916||2011-09-27||

JP2012028669A|JP5225479B2|2011-09-27|2012-02-13|半導体基板、電子デバイス及びその製造方法|

[返回顶部]